МИЭТ

Национальный
исследовательский
университет

Орден трудового красного знамени
Рейтинг QS

National Research University of
Electronic Technology

Версия для слабовидящих Версия для печати Поиск по сайту На гланую страницу сайта
Авторизация
УНЦ «Synopsys-1» (Учебно-научный центр компании «Synopsys» «Автоматизированное проектирование СБИС и систем на кристалле»)  
Руководитель: доцент Алла Алексеевна Миндеева
Телефон: (499) 729-75-70, внутренний телефон: 25-91
E-mail: dicd@miee.ru
Аудитория: 7207

Учебно-научный центр компании «Synopsys» «Автоматизированное проектирование СБИС и систем на кристалле» (УНЦ «Synopsys-1»)

Synopsys является мировым лидером (доход 2 млрд. $ в 2014 г.) в области разработки программных средств автоматизации проектирования электронных устройств. Компания была основана в 1986 году доктором Аартом де Джисом и командой инженеров из Центра Микроэлектроники компании General Electric в Северной Каролине. Вначале компания развивала технологию логического синтеза. На протяжении своей истории, компания Synopsys наращивала свою стратегию развития технологии путем добавления к своим внутренним продуктам технологий, полученных в результате приобретения и объединения с новыми компаниями. Главными приобретениями можно считать следующее:

2 ноября 2004 г. – приобретение частной компании Integrated Systems Engineering AG (ISE), разработавшей программную технологию и услуги приборно-технологического моделирования Technology CAD (TCAD);

18 октября 2004 г. – приобретение компании Cascade Semiconductor Solutions Inc., поставщика IP блоков для шины PCI Express, позволившее упрочить лидерство компании Synopsys в этой области.

26 февраля 2004 г.- приобретение значительных активов компании Analog Design Automation, Inc (ADA) по решениям в области автоматической оптимизации аналоговых, смешанных и заказных интегральных схем.

С 1986 года компания Synopsys принимает активное участие в обеспечении университетов доступом к инструментариям и технологиям, необходимых для успешной подготовки студентов.

В июне 2003 г. на основе соглашения между фирмой Synopsys, компанией ALT-S и МИЭТом на кафедре был создан учебный центр МИЭТ - Synopsys.

Аарт де Джиз и Ю.А. Чаплыгин.jpg


Открытие центра 29 июня 2005 г. аудитория 4131 Аарт де Джиз и Ю.А. Чаплыгин


В УЦ на 10-ти рабочих местах было установлено фирменное лицензионное программное обеспечение (ПО) для факультативного обучения студентов работе с программами логического синтеза ИМС. Работами по конкурсному отбору студентов и подготовке необходимых учебных материалов руководил профессор Ермак В.В.

В июне 2006 г. по предложению фирмы Synopsys был заключен договор о создании учебно-образовательного центра МИЭТ - Synopsys и разработке программы подготовки магистров. Руководителем УОЦ была назначена доцент Миндеева А.А. Для обеспечения деятельности УОЦ МИЭТ - Synopsys был оборудован компьютерный класс на 20 рабочих мест. На рабочих местах был установлен полный пакет фирменного ПО Synopsys и библиотека технологических файлов (c проектными нормами 90 нм) для обучения студентов по магистерской программе «Автоматизированное проектирование БИС и систем-на-кристалле». Магистрантам, обучающимся по этой программе, компания предоставляет за успешную обучение дополнительную стипендию, а по окончании сертификат компании Synopsys. В октябре 2006 г. состоялось официальное открытие УОЦ.

открытие SYNOPSYS 1.JPG

Открытие УОЦ МИЭТ - Synopsys 2006 г. Аудитория 7207 Рич Голдман и Ю.А. Чаплыгин


открытие SYNOPSYS 2.JPG

Вазген Меликян, Овик Мусаелян, Рич Голдман, Юрий Чаплыгин, Алла Миндеева

24-27 сентября 2008 г. в Ереване (республика Армения) проходила неделя фирмы Synopsys, на которой МИЭТ, сотрудничающий с фирмой Synopsys и ее дочерней компанией Synopsys-Armenia на протяжении ряда лет в области образовательной деятельности, был награжден дипломом фирмы Synopsys за заслуги в области подготовки специалистов-проектировщиков интегральных схем. Президент компании Synopsys господин Чи-Фун Чен (Chi-Foon Chen) вручил диплом представителям нашего университета (проректору С. В. Умняшкину и руководителю учебного центра Synopsys-MIET А. А. Миндеевой).


вручение сертификата.jpg

Вице президент компании Synopsys Чи Фун Чен вручает диплом проректору по международной деятельности Умняшкину С.В.

Для усовершенствования и дальнейшего развития программы подготовки в Центре «Synopsys-МИЭТ» в феврале 2009г. инсталлирована программа CATS подготовки данных для изготовления фотошаблонов, а в июне фирма Synopsys передала МИЭТ (единственному из вузов в России) для использования в учебном процессе новую программу «Custom Designer» для моделирования цифроаналоговых ИМС и систем-на-кристалле. При модернизации учебного центра и магистерской программы компания передала библиотеку технологических файлов с нормами проектирования 32/28 нанометров.

В настоящее время магистранты Учебного Центра изучают следующие дисциплины:

• Актуальные проблемы современной электроники и наноэлектроники

• История и методология науки и техники в области электроники

• Компьютерные технологии в научных исследованиях

• Методы математического моделирования

• Проектирование и технология электронной компонентной базы

• Технология разработки программного обеспечения

• Цифровые интегральные схемы/Схемы ввода-вывода

• Цифровые интегральные схемы/Проектирование библиотечных элементов

• Цифровые интегральные схемы. Проектирование сложно-функциональных блоков/Цифровые интегральные схемы. Проектирование высокоскоростных схем

• Маршрут проектирования цифровых интегральных схем. Спецглавы САПР

• Проектирование систем на кристалле с программируемой архитектурой

• Проектирование аналоговых интегральных схем /Особенности аналогового проектирования

• Проектирование схем со смешанными сигналами/Проектирование телекоммуникационных систем

• ЦИС. Энергоэффективное проектирование/ЦИС. Проектирование схем с альтернативными источниками питания

А в рамках дополнительной образовательной программы УНЦ Synopsys-МИЭТ по повышению квалификации, слушатели осваивают курсы:

• Операционная система LINUX

• Основы проектирования БИС средствами Synopsys

• Проектирование библиотечных элементов

• Проектирование аналоговых ИС

• Маршрут проектирования ЦИС. Логическое проектирование

• Маршрут проектирования ЦИС. Физический синтез

• Цифровое проектирование в среде Synopsys

• Проектирование систем на кристалле

• Математическое моделирование приборных структур и элементов межсоединений

• Моделирование в среде TCAD

• Подготовка данных для изготовления фотошаблонов средствами Synopsys CATS

С 2006 - 2015 гг. порядка 160 выпускников этой магистерской программы получили дипломы МИЭТа и сертификаты компании Synopsys.


выпуск 2008.jpg

Выпуск 2008 года

выпуск 2009.jpg

Выпуск 2009 года

выпуск 2010.jpg

Выпуск 2010 года

выпуск 2011.jpg

Выпуск 2011 года

выпуск 2012.JPG

Выпуск 2012 года

выпуск 2013.JPG

Выпуск 2013 года

выпуск 2014.jpg

Выпуск 2014 года

выпуск 2015.JPG

Выпуск 2015 года

ОБОРУДОВАНИЕ И ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ АУД. 7207

Университетский пакет продуктов Synopsys позволяет решать широкий спектр задач при проектировании изделий микро- и наноэлектроники, включая следующие задачи:

- функциональной верификации цифровых СБИС и СнК;

- проектирования на системном уровне;

- проектирование цифровых СБИС и СнК на основе библиотек стандартных ячеек;

- заказное проектирование цифровых, аналоговых и аналого-цифровых СБИС;

- проектирование на ПЛИС.

Ниже представлено краткое описание программ, доступных в УНЦ Synopsys МИЭТ. Более подробную информацию можно получить на официальном сайте Synopsys

BSD Compiler

Пакет в составе DesignCompiler для автоматического синтеза из RTL описания и верификации логики граничного сканирования в СБИС

Certify

Пакет для быстрого протипирования и верификации на ПЛИС разрабатываемых СБИС

coreTools (включает coreAssembler, coreBuilder, coreConsultant)

Семейство продуктов Synopsys для полноценной работы с IP-ядрами. Обеспечивает выполнение всех проектных процедур от выбора и конфигурации соотвествующего IP-ядра и верификацией конечного решения.

CosmosScope

Классический пакет для графической визуализации результатов схемотехнического моделирования из пакетов HSPICE, NanoSim, Saber и SaberHDL.

Custom Designer

Инструмент компании Synopsys для заказного проектирования схем, входящий в состав платформы Galaxy. В его основе инструменты проектирования электрической принципиальной схемы (Custom Designer Schematic Editor) и топологического проектирования (Custom Designer Layout Editor).

Custom WaveView

Новая программа для графической визуализации результатов схемотехнического моделирования и их последующей обработки/ Поддерживается множество входных форматов временных диаграмм из SPICE, FastSPICE, и Verilog симуляторов компаний Synopsys, Mentor, and Cadence.

CustomExplorer

Среда для отладки проектов на транзисторном уровне, позволяющая создавать пакетные здания для моделирования в различных симуляторах.

CustomSim (включает HSIM plus, NanoSim и XA)

Комплексная оболочка для FastSPICE моделирования, включающая в себя 3 технологии - HSIM, NanoSim и XA.

DC Explorer

Пакет для предварительного анализа RTL кода до перехода к этапу логического синтеза.

Design Compiler

DC является наиболее распространенным инструментом логического синтеза. имея возможности расширения для синтеза тестовых схем и схем с пониженным энергопотреблением.

Design Vision

Графический интерфейс для пакета Design Compiler

DesignWare Developer

Среда для разработки собственных IP-блоков.

DesignWare TLM Library

Библиотека моделей на уровне транзакций (ransaction-level models, TLM) IP-блоков, поставляемых Synopsys (включая AMBA, DDR, Ethernet, HDMI, MIPI, Mobile Storage, PCI Express, SATA, USB)

DFT Compiler

Программа для автоматического синтеза тестопригодных схем (design-for-test). Полностью интегрирована с Design Compiler и IC Compiler

ESP-CV

Программа для формальной проверки эквивалентности систем-на-кристалле. Поддерживает функциональную верификацию заказных блоков, включая память, макроблоки и ячейки ввода/вывода.

FineSim

Высокопроизводительный схемотехнический симулятор, сочетающий в себе точность SPICE симулятора и быстродействие FastSPICE. поддерживает эффективное распределение задач в многоядерных системах.

Formality и Formality ESP

Используется для проверки функциональной эквивалентности двух представлений одного проекта, использующий формальные статические методы. Его использование позволяет доказать эквивалентность за короткий без необходимости проведения моделирования.

HAPS Transaction-Based Validation Suite

Отладочные наборы HAPS (High-performance ASIC prototyping systems) на основе FPGA имеют высокую емкость (порядка нескольких десятков миллионов логических вентилей). Программная часть поддерживает разнообразные режимы верификации и прототипирования с использованием пакетов Synopsys Virtualizer или VCS.

HDL Compiler

Пакет, входящий в DesignComppiler, для трансляции HDL кода в технологически независимую библиотеку GTECH.

Hercules

Пакет физической верификации для субмикронных технологических норм, позволяющий обеспечить весь комплекс проверок DRC и LVS.

HSPICE

Схемотехнический симулятор в области проектирования и изготовления СБИС, являющийся промышленным стандартом более 25 лет.

IC Compiler

Для проектирования топологии из полученного в DC схемы используется IC Compiler, позволяющий проводить размещение, трассировку, синтез дерева синхросигналов и различные оптимизации.

IC Validator

Пакет физической верификации для нанометровых технологических норм, позволяющий обеспечить весь комплекс проверок DRC и LVS.

IC WorkBench EV Plus (ICWB+)

Пакет для анализа и визуализации топологии. Обеспечивает просмотр и редактирование топологии в форматах GDSII/OASIS, а также быстрое моделирование процессов фотолитографии.

Identify

Identify является инструментом отладки RTL кода в ПЛИС, позволяющим добавлять в код точки останова, достижение которых в процессе работы прототипа приведет к остановке работы и возможности анализа состояния схемы непосредственно в RTL.

Laker (включая Laker3, Laker ADP, Laker Blitz, Laker OA)

Комплексная среда заказного проектирования, предназначенная для работы с нанометровыми тополгическими нормами (28 нм и ниже).

Liberty NCX

Liberty NCX – это решение по созданию библиотек на основе модели композитного источника тока или нелинейной модели задержки, обеспечивающее одновременную характеризацию и верификацию точности получаемых результатов. С помощью данного программного продукта можно создать библиотеку в Liberty формате (.lib) из набора SPICE моделей, функционального описания ячеек библиотеки и списков цепей.

Library Compiler

Library Compiler предназначен для преобразования библиотек логических элементов представленных в Liberty формате (.lib) во внутренний формат базы данных программ компании Synopsys (.db).

Milkyway Environment

База данных проектов Milkyway представляет собой хранилище данных проекта, общее для всех инструментов, входящих в платформу проектирования Galaxy. Это позволяет осуществлять бесшовное взаимодействие между различными инструментами проектирования СБИС.

Так как все данные проекта хранятся в единой базе данных, то исключаются временные задержки и несоответствия, связанные с обновлением различных представлений проекта в единой базе данных различными инструментами, входящими в платформу Galaxy.

MVSIM_MVRC (MVtools)

Комплект инструментов для комплексного моделирования проектов с оптимизированным энергопотреблением и проверки структуры электропитания на протяжении всего цикла проектирования.

NanoSim

NanoSim – инструмент моделирования и анализа схем на транзисторном уровне в составе CustomSim, предназначенный для верификации цифровых, аналоговых и смешанных проектов. NanoSim отличается высокой надежностью, производительностью, емкостью и точностью, что позволяет использовать его при разработке схем из многих миллионов вентилей.

NanoTime

NanoTime – это инструмент, предназначенный для проведения временного статического анализа проектов на уровне транзисторов. Он применяется как для анализа отдельных блоков, так и всего проекта в целом. NanoTime обеспечивает близкую к SPICE моделированию точность результатов.

PA – Virtualizer

Технология виртуального прототипирования позволяет проводить разработку без использования отладочных плат с целевым изделием задолго до его выпуска, иногда даже параллельно с разработкой RTL. Виртуальный прототип — это модель изделия и среда его описания, позволяющая разрабатывать и тестировать программное обеспечение на изделии в целом. Инструмент Virtualizer позволяет моделировать ПО со скоростью, сопоставимой со скоростью реального изделия и выявлять ошибки ПО или системы там, где традиционное моделирование с RTL просто невозможно.

Power Compiler

Power Compiler - это инструмент автоматического анализа, схемотехнической оптимизации и синтеза эффективных схем с пониженным потреблением энергии. Является ядром виртуальной платформы Eclipse, включающей в себя инструменты и технологии снижения энергопотребления.

PrimeRail

Инструмент анализа цепей электропитания интегральных схем, работающий в тесной интеграциис инструментом IC Compiler в составе подсистемы IC Compiler In-Design Rail Analysis.

PrimeTime Suite

Пакет инструментов, предназначенных для проведения внутрипроектных, а также финальных проверок соответствия требованиям технического задания и фабричного нормоконтроля (sign-off). Основными особенностями пакета PrimeTime Suite являются высокая емкость (свыше 100 млн. вентилей при технологии 40нм и ниже), высокая скорость работы, простота установки и настройки на многоядерных системах, эффективное использование памяти и всеобъемлющие проверки.

Processor Designer

Processor Designer существенно ускоряет процесс проектирования процессоров и программно-аппаратных ускорителей за счет использования средств автоматизированной разработки программного обеспечения, RTL и генерации набора инструкций для моделирования из высокоуровневой спецификации. Processor Designer используется для разработки широкого спектра архитектур процессоров, включая DSP, RISC, SIMD (Single Instruction, Multiple Data) и VLIW (Very Long Instruction Word).

ProtoCompiler DX

ProtoCompiler DX – это интегрированный продукт для прототипирования на ПЛИС со встроенной информацией по архитектуре HASP, благодаря чему скорость создания прототипа увеличивается до 3х раз по сравнению с существующими маршрутами прототипирования. ProtoCompiler DX позволяет более эффективно создавать прототипы благодаря автоматизированному механизму разбиения проекта, встроенной поддержки отладки и улучшенной HDL компиляции.

Raphael

Качество схем, изготовленных по технологии 90 нм и менее, главным образом зависит от паразитных емкостей и сопротивления межсоединений. Таким образом, аккуратная экстракция параметров паразитных структур - первый шаг к успеху. Инструмент для экстракции паразитных емкостей - это Raphael NXT. Он годится для анализа периодических, повторяющихся структур, а также сложных конфигураций.

Saber

Инструмент для проектирования мехатронных систем на верхнем уровне. Инструмент предоставляет разработчикам возможность моделировать, анализировать и верифицировать смешанные системы (электрические, магнитные, механические тепловые, гидравлические и т.д.).

Saber Harness и SaberRD

Saber® представляет собой средство системного моделирования и анализа смешанных систем, под­держивающее несколько различных технологий, и используемое для проектирования в таких отрас­лях, как автомобилестроение, авиакосмическая промышленность и энергетика. Saber способен объединить технологии, необходимые для провер­ки сложных мехатронных систем с программным управлением, подобных системам X-by-Wire, систе­мам управления энергетическими сетями и систе­мам управления двигателями.

Scirocco-i

Scirocco-i представляет собой функциональную программу моделирования на языках описания аппаратуры (HDL) от Synopsys.

SiliconSmart ACE

SiliconSmart ACE –это новый программный продукт компании Synopsys, заменивший Liberty NCX, по созданию библиотек логических элементов, обеспечивающий одновременную характеризацию и верификацию точности получаемых результатов. С помощью данного программного продукта создается библиотека в Liberty формате (.lib) из набора SPICE моделей, функционального описания ячеек библиотеки и списков цепей. Созданная библиотека может быть использована для временного анализа, анализа потребляемой мощности и анализа шумов во всех совместимых программных продуктах, как например Library Compiler, IC Compiler, Design Compiler и PrimeTime.

SPW

System Studio/SPW – это универсальный инструмент для разработки, моделирования и анализа проекта на системном уровне, ускоряющий разработку сложных DSP систем (систем цифровой обработки сигналов). System Studio/SPW является частью платформы верификации Discovery от компании Synopsys и интегрирован с инструментом VCS.

StarRC

StarRC – это инструмент для экстракции значений паразитных сопротивлений, индуктивностей и емкостей (RLC) из топологических представлений ИС. Программа является общепринятым стандартом и используется более чем 150 полупроводниковыми компаниями.

Synopsys VIP Library

Использование VIP блоков позволяет сократить время, затрачиваемое на создание тестового окружения. В список VIP блоков входят блоки для популярных протоколов, таких как PCI Express, USB, SATA, Ethernet, AMBA®On-Chip Bus, ОСР и другие. VIP блоки легко интегрируются в тестовое окружение и поддерживают стандарты SystemVerilog, Verilog, VHDL и OpenVera, а также современные методологии верификации, описанные в руководстве Verification Methodology Manual (VMM) for SystemVerilog. VIP блоки распространяются в составе библиотек DesignWare, VCS® Verification Library или по отдельным лицензиям.

Synphony Model Compiler

Инструменты Synphony C Compiler и Synphony Model Compiler обеспечивают синтез C и MATLAB описаний соответственно. Synphony генерирует RTL и SystemC TLM модели, позволяющие ускорить моделирование и проводить процесс разработки программного обеспечения с использованием модели аппаратуры.

Synplify Premier DP

Программа физического синтеза ИС на ПЛИС, основанная на работе с графами. Включает в себя шаги по размещению, анализа временных задержек, их оптимизации и повторных дальнейших итераций. Выигрыш в производительности может достигать до 20% по сравнению с традиционными программами.

System Studio

System Studio является инструментом, предназначенным для проектирования на системном уровне, используемым в двух областях проектирования си­стем на кристалле (SoC): разработка алгоритмов и разработка архитектур.

Taurus Medici

Taurus Medici - 2D приборный симулятор, который моделирует электрические, тепловые и оптические особенности полупроводниковых приборов. С помощью программы можно промоделировать большое разнообразие устройств, включая МОП-транзисторы, биполярные плоскостные транзисторы, HBT, силовые устройства, IGBT, HEMT, CCD и фотодатчики. Taurus Medici может использоваться с целью проектирования и оптимизации устройств для удовлетворения показателей производительности, уменьшая потребность в дорогостоящих экспериментах.

Taurus TSUPREM-4

Taurus TSUPREM-4 служит для проектирования элементарных наномасштабных компонентов, широко применяемых в полупроводниковой индустрии, а именно: моделирования физических, химических, термических и механических процессов, используемых в производстве кремниевых полупроводниковых приборов. Среди них: ионная имплантация легирующих примесей в кремниевую подложку, травление пластины для формирования нужного микрорельефа поверхности, оксидирование кремния для получения тонких или толстых оксидных слоев, эпитаксия различных материалов с наращиванием пленок нужной толщины, отжиг составной пластины для снятия внутренних механических напряжений, диффузия примесей в кремнии.

TCAD Sentaurus

Автоматизированная система приборно-технологического моделирования (TCAD) позволяет проводить исследование и оптимизацию технологических процессов полупроводникового производства и работы полупроводниковых приборов. Sentaurus TCAD решает широкий спектр задач - от создания глубоко-субмикронной логики, памяти и цифро-аналоговых приборов до сенсоров, оптоэлектроники и высокочастотной техники.

TCAD Sentaurus PCM Studio

Инструмент PCM Studio выполняет анализ чувствительности характеристик прибора к вариациям технологических процессов. Использование в PCM Studio компактных моделей, основанных на аппроксимации результатов экспериментов полиномами до третьего порядка включительно, не требует от пользователя специальных знаний по физике работы прибора и TCAD.

TetraMAX ATPG

TetraMAX® ATPG является инструментом автоматизированного создания наборов тестовых векторов для обнаружения производственных дефектов в СБИС. TetraMAX является средством, которое оптимизировано для широкого набора методов тестирования и тестового оборудования. Высокая производительность в использовании TetraMAX позволяет инженерам быстро создавать компактные наборы производственных тестов для сложных проектов.

TLM Libraries

Доступные готовые TLM модели ускоряют процесс коллективного проектирования систем на кристалле с встроенным программным обеспечением, позволяет пользователям быстро создавать и верифицировать системы на уровне транзакций SystemC.

VC Static

VC Static 1.gifЯкорь: #- это инструмент для проведения функциональной верификации с поддержкой многопроцессорных платформ. Сочетание производительности, современных технологий поиска ошибок, встроенные средства отладки, поддержка всех популярных языков проектирования и верификации, включая Verilog, VHDL, SystemVerilog, OpenVera и SystemC и проверенной методологии VMM дает возможность пользователям VCS создавать высококачественные проекты.

VCS & VCSi, VCS MX & VCS MXi

Инструмент моделирования HDL описаний VCS и инструмент моделирования смешанных HDL описаний VCS MX являются ключевыми инструментами верификации, предлагаемыми компанией Synopsys. VCS является передовым инструментом моделирования со встроенной, всесторонней поддержкой формальных утверждений (assertions) и анализа их покрытия (test coverage), а также тестирующих моделей и анализа покрытия кода (code coverage), что предоставляет возможность проведения интеллектуальной верификации. Внедрение этих технологий в VCS позволяет повысить продуктивность, производительность и качество процесса верификации, тем самым повысить его полноту и уменьшить продолжительность.

VCS Verification Library

Библиотека проверочных моделей для симулятора VCS содержит широкий набор моделей IP блоков для наиболее популярных стандартов шин и протоколов ввода/вывода. Сюда также входят модели процессоров и памяти из библиотеки DesignWare. Проверочные модели реализованы на языке OpenVera или SystemVerilog с поддержкой методологии VMM. Эти модели можно легко интегрировать в тестовое окружение для генерации пакетов данных, ошибочных состояний и проверки нарушений протокола. При помощи встроенных в модели мониторов можно получить подробный отчет о функциональном покрытии протоколов, шин т.д.

Vera

Vera – передовой программный продукт для верификации, поддерживающий язык верификации аппаратуры OpenVera.

Verdi3 и Verdi Signoff-LP

Verdi представляет собой автоматизированную систему отладки, является передовой открытой платформой для отладки цифровых проектов. Verdi основана на эффективных алгоритмах, помогая разработчику отлаживать сложные или незнакомые проекты, автоматизировать рутинный процесс отладки и унифицировать разнообразие проектных решений по отладке.

XA

XA – новый инструмент в составе CustomSim для моделирования интегральных схем на транзисторном уровне, обеспечивающий точность, сравнимую с SPICE-симуляторами при FastSPICE скорости и емкости. XA обладает мощным механизмом моделирования, позволяющим на некоторых типах схем достигать ускорения до 100 раз по сравнению с традиционными SPICE-симуляторами и до 10 раз по сравнению с некоторыми FastSpice инструментами.


Отзывы об учебно-научном центре компании