| Подразделение | Должность |
| Институт системной и программной инженерии и информационных технологий (Институт СПИНТех) | ассистент |
Краткая биография
Общий стаж работы 6 лет. Стаж научно-педагогической работы – 3 года. В 2017 году окончил НИУ «МИЭТ» по направлению «Программная инженерия». В 2019 году получил степень магистра в НИУ «МИЭТ» по направлению «Программная инженерия». В 2021 году успешно защитил кандидатскую диссертацию по специальности 05.13.01.
Повышение квалификации
В автономной некоммерческой организации высшего образования «Университет Иннополис» по программе: «Практико-ориентированные подходы в преподавании профильных ИТ дисциплин» – 2021.
Читаемые курсы
- «Основы программирования»
- «Объектно-ориентированное программирование»
- «Формальная верификация программного обеспечения»
Научная деятельность
Математическое моделирование, интеллектуальный анализ данных, верификация гетерогенных многоядерных систем.
Перечень основных публикаций
1. Гаращенко А.В., Гагарина Л.Г. Исследование и разработка методики формирования тестовых последовательностей на основе графовой модели иерархии кэш-памяти // Известия вузов. Электроника. Том 25. – 2020 – №6. – C. 548-557.
2. Гаращенко А.В., Гагарина Л.Г. Исследование и разработка алгоритма формирования тестовой последовательности для оценки энергопотребления RTL-модели процессора // Информационные технологии и вычислительные системы. 2020. № 3. С. 94-100.
3. Garashchenko A.V., etc. Development of an Approach to Automatic Test Generation Based on the Graph Model of a Cache Hierarchy // В сборнике: proceedings of the 2020 IEEE conference of russian young researchers in electrical and electronic engineering, eiconrus 2020. 2020. – C. 1940-1944.
4. Garashchenko A.V., Putrya F.M., Gagarina L. G. Automatic test generation methodology for verification of a cache memory based on the graph model of cache hierarchy // В сборнике: Proceedings of the 2019 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering, ElConRus 2019. 2019. – С. 1876-1879.
5. Garashchenko A.V., etc. System of combined specialized test generators for the new generation of vliw dsp processors with elcore50 architecture // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2019. № 2. С. 2-7.
6. Garashchenko A.V., etc. An approach to automatic test generation for verification of microprocessor cores // В сборнике: Proceedings of the 2018 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering, ElConRus 2018. 2018. – С. 1490-1491.
7. Гаращенко А.В. и др. Система комбинируемых специализированных генераторов тестов для нового поколения vliw dsp процессоров с архитектурой elcore50 // Проблемы разработки перспективных микро- и наноэлектронных систем (мэс). 2018. № 2. – C. 9-15.
8. Гаращенко А.В. Исследование и разработка графовой модели иерархии кэш-памяти vliw dsp процессоров для генерации тестов // В сборнике: актуальные проблемы информатизации в науке и образовании - 2018. материалы научно-практической конференции: сборник статей. 2018. – C. 31-36.
9. Гаращенко А.В. Исследование и разработка графовой модели подсистемы памяти многоядерных структур для генерации тестов // В сборнике: микроэлектроника и информатика - 2018. материалы научно-технической конференции. сборник статей. 2018. – C. 66-71.
10. Гаращенко А.В. и др. Разработка генератора верификационных тестов для многоядерных структур // Информатизация и связь. 2017. № 4. – C. 20-25.
11. Гаращенко А.В., Чумаченко П.Ю. Разработка генератора верификационных тестов для многоядерных структур // В сборнике: сборник научных докладов международной научно-практической конференции "актуальные проблемы науковедения, культуры, образования, экономики, информатики и социальные трансформации – 2017". Международная научно-практическая конференция. 2017. – C. 65-71.