Содержание курса

Программа направлена на формирование у слушателей навыков проектирования цифровых схем при помощи языка Verilog и их реализация на отладочной плате Zedboard, содержащей ПЛИС семейства Zynq-700

Программа состоит из 4 разделов (72 ак. часа):

1 раздел. Проектирование цифровых схем.

2 раздел. Моделирование в САПР Vivado.

3 раздел. Реализация схем на ПЛИС.

         Категория слушателей – лица, имеющие или получающие высшее техническое образование, специалисты которым необходимо получить дополнительные навыки или повысить квалификацию в области разработки и практического использования цифровых схем, схем цифровой обработки сигнала, управляющих и контрольно-измерительных радиоэлектронных приборов.

Выдаваемый документ

Удостоверение о повышении квалификации

Форма обучения

• Заочная
• С применением дистанционных технологий